 ＣＰＬＤで遊ぼう！（２３） |
| 更新日：２００７年１月１５日 |
| デカデジタルクロックを作ろうを作ろう |
| 久しぶりのCPLD単独での登場です。07年もまだまだCPLDの製作は続きますよ。 さて今回は比較的簡単な製作です。随分前に買っていた、かなりデカイ７セグメント表示装置を使ってデジタルクロックを作ります。今までの製作の経験からクロックの部分は簡単に出来るのですが今回苦労した部分は時計合わせの部分です。時計合わせのやり方は皆さんで好みもあるでしょうがなんとか出来ましたので公開いたします。ではスタートしましょう。 |
| デカデジタルクロックを作ろうの基本仕様 |
| １）時：分を４桁で表示します。もちろん７セグメント表示はデカイです。 ２）表示方式は２４時間のみです。 ３）時刻合わせは高速早送り、低速早送りの２通りで設定します。 ４）秒リセットが付いていますので、時刻あわせ後は０秒スタート出来ます。 |
| デカデジタルクロックを作ろうの全体構成図 |
| まずは全体の構成を示します。 |
 |
| （デカデジクロックの構成図） |
| 今回はCPLDと外部周辺回路のみでの製作です。デカイ７セグメント表示は5Vでは点灯出来ないので12Vの電源とします。CPLDには5Vを印加して基板内部で3.3Vにしているので周辺回路には12Vを5Vに変換する電源回路が必要です。 |
| デカデジタルクロックを作ろうのデカイ７セグメント表示装置 |
| かなりデカイ７セグメント表示です。かなり前にどこかのジャンク品で買ったものです。 |
  |
| （７セグメント表示装置） |
| 1円玉と比較してその大きさを実感して下さい。点灯状態を確認するとどうやら4個のLEDが直列になってひとつのセグメントを表示しているみたいですので、12Vの点灯がベストと思います。内部接続はアノードコモンでした。 |
| デカデジタルクロックを作ろうの７セグメント表示回路 |
| 今回の７セグメント表示はデカイので12Vで駆動必要です。従ってCPLDからは直接駆動出来ません。トランジスタを使用しますが手持ちのトランジスタアレイを使用して回路を出来るだけ簡潔化しました。 |
 |
| （７セグメント表示回路） |
| デカデジタルクロックを作ろうの時刻設定の早送りクロック |
| 時刻設定は簡略化しています。供給するクロックを早めて早送りする方法で時刻を設定します。 |
 |
| （クロックの分周部分） |
| 通常は１秒ごとにクロックを供給していますが、早送りの方法を２通り持っています。高速早送りは5kHzのクロックを、低速早送りは250Hzのクロックを供給します。高速早送りで時の部分の近くまでもっていき、低速早送りで分まで合わせるという具合です。秒の部分のみリセット出来るようにしていますので０秒スタートが可能です。 これらを３つのボタンで操作するようにしています。 |
| デカデジタルクロックを作ろうのCPLD内部構成図 |
| ここからはＣＰＬＤについて説明します。まずは内部回路を見て下さい。 |
 |
| （ＣＰＬＤ内部構成図） |
| 難しい部分は無いと思います。時計用として６進のカウンタと２４進のカウンタが目新しいところです。他の部分は今までのものの改造ですので理解出来やすいと思います。 |
| デカデジタルクロックを作ろうの新しいモジュール |
| 今回も新しいモジュールのみ記します。新しくても内容が良く似たモジュールは省きました省きました。ソースを公開しますのであとでじっくり眺めて下さい。 |
     |
| （分周モジュールの入出力） |
| 2分の１、5分の１、20分の１、250分の１、1000分の１のモジュールを作りました。 250分の１のみのVHDLソースを記します。 |
 |
| （250分の１の分周モジュールのVHDLソース） |
| デカデジタルクロックを作ろうの６進カウンタモジュール |
 |
| （６進カウンタモジュールの入出力） |
 |
| （６進カウンタモジュールのVHDLソース） |
| デカデジタルクロックを作ろうの２４進カウンタモジュール |
 |
| （２４進カウンタモジュールの入出力） |
| ２４進のカウンタモジュールですが、出力がバイナリにしています。２桁表示するためには後での変換が必要になります。 |
 |
| （２４進カウンタモジュールのVHDLソース） |
| デカデジタルクロックを作ろうの２４進変換モジュール |
 |
| （２４進変換モジュールの入出力） |
| ５ｂｉｔのバイナリデータを２桁のBCDコードに変換するモジュールです。０から２３に限定していますので時計回路にしか使えないです。 |
 |
| （２４進変換モジュールのVHDLソース） |
| デカデジタルクロックを作ろうの他の新しいモジュール |
   |
| （他の新しいモジュールの入出力） |
| キー入力のチャタリング除去モジュールは前回のモジュールに対して出力を反転しないものを作りました。４ｂｉｔのラッチについてはビットが全て「０」の時のみ出力を全て「１」にする部分を追加しました。１０時部分が「０」の時には表示しないようにしています。供給するクロックを２つの入力に応じて切り換えるモジュールも新設しました。詳細はソースを見て下さい。 |
| デカデジタルクロックを作ろうのＣＰＬＤピン接続のまとめ |
| ピン接続についてまとめます。 |
 |
| （デカデジタルクロックを作ろうのピン接続） |
| デカデジタルクロックを作ろうの大完成の姿 |
| 大完成までの姿を見て下さい。 |
  |
| （デカデジタル表示が４桁入るケースを購入してくりぬきます） |
  |
| （スモークの塩ビ板を貼り付けて、７セグメントを配線します） |
 |
| （内部の全体構造です、デカイのでシンプルですね） |
  |
| （CPLDと周辺回路部分です） |
 |
| （左より高速早送り、低速早送り、秒リセットボタンです） |
 |
| （こんな感じで仕上がりました） |
  |
| （ＤＣ１２Ｖの電源ジャックとCPLD書き込みコネクタです） |
 |
  |
| （暗闇でもばっちり表示しています） |
| 時と分の間には付け足しでLED表示をつけました。CPLDのOUT_SECからNPNトランジスタを介して接続します。ずっと点灯しているように見えますが本当は１秒ごとに一瞬消えている時間もあります。このあたりは皆さんで改良してみて下さい。 ちなみに私の場合ベットルームに設置して夜中でも時間が判るようにしています。 |
| デカデジタルクロックを作ろうの全VHDLソースコード |
| 私と同じ製作をされる方、または勉強される方のために全ソースコードなどプログラム一式を公開いたします。フォルダごと圧縮しましたのでそのままもってって下さい。 |
| 全ソースコードはこちらです。 |
| さて皆さんいかがでしたでしょうか。良く考えてみるとかなり久しぶりのCPLD単独製作でした。最近いろんはマイコン基板が雑誌の付録に添付されますがCPLD基板もまだまだ使い道はあります。今後も色んなアプリケーションを考えて公開していきたいと思います。07年もよろしくお願いいたします。 |
| これからもますます楽しくなる「CPLDで遊ぼう！」をよろしくお願いいたします。 |
 |